8.3.9 Other Contamination When surf

8.3.9 Other Contamination When surface organic contamination testing is required, assemblies tested in accordance with IPC-TM-650, Test Method 2.3.39, Surface Organic Contamination Identification Test (Infrared Analytical Method) shall not (D1 D2 D3)exceed the maximum acceptance level established by mutual agreement between user and manufacturer.9 ASSEMBLY REQUIREMENTS9.1 Acceptance Requirements All soldered connections shall (1 2 3) meet the applicable product class acceptance requirements of9.2. All products shall (D1, D2, D3) meet the requirements of the assembly drawing(s)/documentation and the requirements for theapplicable product class specified herein.Manufacturers shall (1 2 3) perform 100% inspection unless sampling inspection is defined as part of a documented process controlplan in accordance with 11.3. Manufacturers shall (NoRqtEstablished1, D2, D3) perform 100% inspection unless sampling inspectionis defined as part of a documented process control plan.9.1.1 Corrective Action LimitsThe goal of corrective action is to eliminate all variances from the requirements of this standard (where economically practical).When using a process control system:a. corrective action limits shall (D1, D2, D3) be defined (see 1.5). If process control limits have not been established, corrective actionshall (NoRqtEst.1, D2, D3) be initiated if defects exceed 0.3% of the opportunities for their occurrence (9.1.2).b. if defects or process indicators exceed the corrective action limits specified for their respective level of opportunities (9.1.2), themanufacturer shall (D1, D2, D3) initiate corrective action to reduce their occurrence.For corrective action calculations, no more than one defect characteristic or process indicator can be attributed to a particularinterconnection site (e.g., via, lead-in-hole, lead-to-land).For Class 3:a. Corrective action shall (NoRqtEstablished1 NoRqtEstablished2 D3) be initiated if defects exceed the control limits established inaccordance with the documented process control plan (see 11.3c).b. If process control limits have not been established, corrective action shall (NoRqtEstablished1 NoRqtEstablished2 D3) be initiatedif defects exceed 0.3% of the opportunities for their occurrence (see 9.1.2).When a decision or requirement is to use a documented process control system, failure to implement process corrective action and/orthe use of continually ineffective corrective actions shall (NoRqtEstablished1 D2 D3) be grounds for disapproval of the process andassociated documentation.9.1.2 Opportunities Determination Unless otherwise specified in the process control plan, the total number of interconnection sitesis used as the measure to which the percentage of defects or process indicators is applied. These calculations consider each surfacemount termination, each through-hole termination, and each terminal termination as a single opportunity in determining the totalnumber of opportunities for a given printed board assembly. For more information see IPC-9261.9.2 General Assembly Requirements All products shall (D1 D2 D3) meet the requirements of the assemblydrawing(s)/documentation. The electrical and mechanical integrity and the reliability of all components and assemblies shall(D1 D2 D3) be retained after exposure to all processes employed during manufacture and assembly (e.g., handling, baking, fluxing,soldering, and cleaning).9.2.1 Printed Circuit Assembly Damage9.2.1.1 Printed Circuit Board Damage The following printed circuit board defects shall (D1 D2 D3) be rejected:a. Blistering or delamination(s) that exceed 25% of the distance between plated-through holes or internal conductors for Class 1printed circuit boards or assemblies.b. Any evidence of blistering or delamination between plated-through holes or internal conductors for Class 2 or Class 3 printedcircuit boards or assemblies other than flexible PCBs.Note: Measling is NOT the same as blistering and/or delamination. See IPC-T-50 and IPC-A-610 for clarification.c. When areas of weave exposure reduce the clearance between noncommon conductive patterns to less than the minimum electricalclearance.d. When haloing or edge delamination reduces the edge clearance more than 50% of that specified, or more than 2.5 mm [0.0984 in],IPC/EIA J-STD-001D4th Working Draft February 200420if none is specified.

8.3.9 Other Contamination When surface organic contamination testing is required, assemblies tested in accordance with IPC-TM-650, Test Method 2.3.39, Surface Organic Contamination Identification Test (Infrared Analytical Method) shall not (D1 D2 D3)exceed the maximum acceptance level established by mutual agreement between user and manufacturer.9 ASSEMBLY REQUIREMENTS9.1 Acceptance Requirements All soldered connections shall (1 2 3) meet the applicable product class acceptance requirements of9.2. All products shall (D1, D2, D3) meet the requirements of the assembly drawing(s)/documentation and the requirements for theapplicable product class specified herein.Manufacturers shall (1 2 3) perform 100% inspection unless sampling inspection is defined as part of a documented process controlplan in accordance with 11.3. Manufacturers shall (NoRqtEstablished1, D2, D3) perform 100% inspection unless sampling inspectionis defined as part of a documented process control plan.9.1.1 Corrective Action LimitsThe goal of corrective action is to eliminate all variances from the requirements of this standard (where economically practical).When using a process control system:a. corrective action limits shall (D1, D2, D3) be defined (see 1.5). If process control limits have not been established, corrective actionshall (NoRqtEst.1, D2, D3) be initiated if defects exceed 0.3% of the opportunities for their occurrence (9.1.2).b. if defects or process indicators exceed the corrective action limits specified for their respective level of opportunities (9.1.2), themanufacturer shall (D1, D2, D3) initiate corrective action to reduce their occurrence.For corrective action calculations, no more than one defect characteristic or process indicator can be attributed to a particularinterconnection site (e.g., via, lead-in-hole, lead-to-land).For Class 3:a. Corrective action shall (NoRqtEstablished1 NoRqtEstablished2 D3) be initiated if defects exceed the control limits established inaccordance with the documented process control plan (see 11.3c).b. If process control limits have not been established, corrective action shall (NoRqtEstablished1 NoRqtEstablished2 D3) be initiatedif defects exceed 0.3% of the opportunities for their occurrence (see 9.1.2).When a decision or requirement is to use a documented process control system, failure to implement process corrective action and/orthe use of continually ineffective corrective actions shall (NoRqtEstablished1 D2 D3) be grounds for disapproval of the process andassociated documentation.9.1.2 Opportunities Determination Unless otherwise specified in the process control plan, the total number of interconnection sitesis used as the measure to which the percentage of defects or process indicators is applied. These calculations consider each surfacemount termination, each through-hole termination, and each terminal termination as a single opportunity in determining the totalnumber of opportunities for a given printed board assembly. For more information see IPC-9261.9.2 General Assembly Requirements All products shall (D1 D2 D3) meet the requirements of the assemblydrawing(s)/documentation.  The electrical and mechanical integrity and the reliability of all components and assemblies shall(D1 D2 D3) be retained after exposure to all processes employed during manufacture and assembly (e.g., handling, baking, fluxing,soldering, and cleaning).9.2.1 Printed Circuit Assembly Damage9.2.1.1 Printed Circuit Board Damage The following printed circuit board defects shall (D1 D2 D3) be rejected:a. Blistering or delamination(s) that exceed 25% of the distance between plated-through holes or internal conductors for Class 1printed circuit boards or assemblies.b. Any evidence of blistering or delamination between plated-through holes or internal conductors for Class 2 or Class 3 printedcircuit boards or assemblies other than flexible PCBs.Note: Measling is NOT the same as blistering and/or delamination. See IPC-T-50 and IPC-A-610 for clarification.c. When areas of weave exposure reduce the clearance between noncommon conductive patterns to less than the minimum electricalclearance.d. When haloing or edge delamination reduces the edge clearance more than 50% of that specified, or more than 2.5 mm [0.0984 in],IPC/EIA J-STD-001D4th Working Draft February 200420if none is specified.

0/5000

源语言: -

目标语言: -

结果 (简体中文) 1: [复制]

复制成功！

8.3.9其他污染当需要进行表面有机污染测试时，按照IPC-TM- 650测试方法2.3.39，表面有机污染识别测试（红外分析方法）进行测试的组件（D1 D2 D3） 不得超过最大值用户和制造商之间的相互协商确定的接受水平。 9组装要求 9.1接受要求所有焊接连接应（1 2 3）符合适用的产品类别 9.2的接受要求。所有产品（D1，D2，D3）应符合组装图/文件的要求以及 此处指定的适用产品类别的要求。 制造商应（1 2 3）进行100％检验，除非 根据11.3将抽样检验定义为成文的过程控制计划的一部分。制造商应（NoRqtfounded1，D2，D3）执行100％检查，除非将抽样检查 定义为书面过程控制计划的一部分。 9.1.1纠正措施限制 纠正措施的目的是消除本标准要求的所有差异（在经济上可行）。 当使用过程控制系统： 一个。应规定纠正措施极限（D1，D2，D3）（见1.5）。如果尚未建立过程控制限制，则采取纠正措施 如果缺陷超过其发生机会的0.3％（9.1.2），则应启动（NoRqtEst.1，D2，D3）。 b。如果缺陷或过程指示器超出其相应机会级别规定的纠正措施极限（9.1.2），则 制造商应（D1，D2，D3）采取纠正措施以减少其发生。 对于纠正措施的计算，不能将一个以上的缺陷特征或过程指示符归因于特定的 互连位置（例如，通过孔，引线对地）。 对于第3类： 一。如果缺陷超出 根据书面过程控制计划（参见11.3c）确定的控制极限，则应采取纠正措施（NoRqtEstablished1 NoRqt Establishmented2 D3 ）。 b。如果尚未建立过程控制极限， 则如果缺陷超过其发生机会的0.3％（请参阅9.1.2），则应采取纠正措施（NoRqtFounded1 NoRqtEstablished2 D3 ）。 如果决定或要求使用成文的过程控制系统， 则不执行过程纠正措施和/或使用持续无效的纠正措施的理由（NoRqtEstablished1 D2 D3）应为不批准过程和 相关文档的理由。 9.1.2机会确定除非过程控制计划中另有规定，否则互连站点的总数 将用作度量缺陷或过程指标百分比的方法。这些计算考虑了每个表面 安装终端，每个通孔终端和每个终端终端作为一次机会来确定 给定印刷电路板组件的总机会。有关更多信息，请参见IPC-9261。 9.2组装要求所有产品（D1 D2 D3）应符合组装 图/文件的要求。 在暴露于制造和组装过程中所采用的所有过程（例如，处理，烘烤，助焊剂， 焊接和清洁）之后，应保留所有零部件的电气和机械完整性以及可靠性（D1 D2 D3 ）。 9.2.1印刷电路 板损坏9.2.1.1印刷电路板损坏应拒绝以下印刷电路板缺陷（D1 D2 D3）： 一种。超过第1类 印刷电路板或组件的镀通孔或内部导体之间距离的25％的起泡或分层。 b。2类或3类印刷 电路板或柔性PCB以外的组件的镀通孔或内部导体之间出现任何起泡或分层的迹象。 注意：麻疹与起泡和/或分层不同。有关说明，请参阅IPC-T-50和IPC-A-610。 C。当编织区域暴露时，将非常见导电图案之间的间隙减小到小于最小电气 间隙。 d。当光晕或边缘分层减少边缘间隙超过规定值的50％或超过2.5毫米[0.0984英寸]时， IPC / EIA J-STD-001D 2004年2月的第四次工作草案 20（ 如果未指定）。

正在翻译中..

结果 (简体中文) 2:[复制]

复制成功！

8.3.9 其他污染当需要表面有机污染测试时，根据 IPC-TM- 测试组件 650，测试方法2.3.39，表面有机污染识别测试（红外分析方法）不得（D1 D2 D3） 超过用户和制造商之间相互协议确定的最高接受水平。 9 装配要求 9.1 验收要求所有焊接连接应（1 2 3）符合适用的产品类别验收要求。 9.2. 所有产品（D1、D2、D3）应符合装配图/文档的要求以及 此处指定的适用产品类别。 制造商应（1 2 3）执行 100% 检查，除非抽样检查被定义为记录过程控制的一部分 按照 11.3 进行计划。除非进行抽样检查，否则制造商应（NoRqt 建立1、D2、D3）执行 100% 检查 定义为记录的流程控制计划的一部分。 9.1.1 纠正措施限制 纠正措施的目标是消除此标准要求的所有差异（如果经济可行）。 使用过程控制系统时： a. 应定义纠正措施限制（D1、D2、D3）（见1.5）。如果尚未确定过程控制限制，则采取纠正措施 如果缺陷超过其发生机会的 0.3%（9.1.2），应启动（NoRqtEst.1、D2、D3）。 b. 如果缺陷或工艺指标超过针对其各自机会级别（9.1.2）规定的纠正措施限制， 制造商应（D1、D2、D3）启动纠正措施，以减少其发生。 对于纠正性措施计算，不能将一个缺陷特征或过程指示器归因于特定 互连站点（例如，通过、进孔、引地）。 对于第 3 类： a.如果缺陷超过中确定的控制限制，应启动纠正措施（NoRqt 已建立 1 NoRqt 建立 2 D3） 根据记录的流程控制计划（参见 11.3c）。 B。如果尚未确定过程控制限制，应启动纠正措施（NoRqt 建立1 NoRqt 建立2 D3） 如果缺陷超过其发生机会的 0.3%（参见 9.1.2）。 当决策或要求使用记录的过程控制系统时，未能实施流程纠正措施和/或 使用持续无效的纠正措施应（NoRqt 建立1 D2 D3）作为反对该过程的理由，并 相关文档。 9.1.2 商机确定除非流程控制计划中另有规定，否则互连站点总数 用作应用缺陷或过程指标百分比的度量。这些计算会考虑每个曲面 安装端接、每个通孔端接和每个端端端作为确定总 g 的机会数

正在翻译中..

结果 (简体中文) 3:[复制]

复制成功！

8.3.9其他污染-当需要进行表面有机污染测试时，组件应按照IPC-TM进行测试- 650，试验方法2.3.39，表面有机污染物鉴定试验（红外分析法）不得（D1 D2 D3） 超过用户和制造商双方协商确定的最大可接受水平。 9装配要求 9.1验收要求所有焊接连接应（1 2 3）满足适用的产品等级验收要求 9.2条。所有产品（D1、D2、D3）应符合装配图/文件的要求和 此处规定的适用产品类别。 制造商应（1 2 3）进行100%检验，除非抽样检验被定义为文件化过程控制的一部分 根据11.3进行计划。除非抽样检验，否则制造商应（NORQTESTAILED 1、D2、D3）进行100%检验 定义为文件化过程控制计划的一部分。 9.1.1纠正措施限制 纠正措施的目标是消除与本标准要求的所有偏差（在经济上可行的情况下）。 使用过程控制系统时： a、应定义纠正措施限值（D1、D2、D3）（见1.5）。如果未确定过程控制限值，则采取纠正措施 如果缺陷超过其出现机会的0.3%（9.1.2），则应启动（NoRqtEst.1，D2，D3）。 b、如果缺陷或过程指标超过了为其各自的机会水平（9.1.2）规定的纠正措施限制，则 制造商应（D1、D2、D3）采取纠正措施，以减少其发生。 对于纠正措施计算，不能将一个以上的缺陷特征或过程指标归因于特定的 互连站点（例如，通孔、引线孔、引线至接地）。 对于3级： a、如果缺陷超过了 符合文件化的过程控制计划（见11.3c）。 b、如果未确定过程控制限值，则应采取纠正措施（NORQTESTABLISTED 1 NORQTESTAINED2 D3） 如果缺陷超过其发生机会的0.3%（见9.1.2）。 当决定或要求使用文件化的过程控制系统时，未能实施过程纠正措施和/或 使用持续无效的纠正措施（NORQTestablished 1 D2 D3）应成为不批准该过程的理由，并且 相关文件。 9.1.2机会确定除非过程控制计划中另有规定，否则互连站点的总数 用作应用缺陷百分比或过程指标的度量。这些计算考虑了每个表面 安装终端、每个通孔终端和每个终端终端作为一个单独的机会来确定总数 给定印制板组件的机会数。详见IPC-9261。 9.2总装配要求所有产品（D1 D2 D3）应满足装配要求 图纸/文件。所有部件和组件的电气和机械完整性以及可靠性应 （D1 D2 D3）在暴露于制造和装配过程中采用的所有工艺后（例如，搬运、烘烤、熔剂， 焊接和清洁）。 9.2.1印刷电路组件损坏 9.2.1.1印刷电路板损坏应拒收以下印刷电路板缺陷（D1 D2 D3）： a、起泡或分层超过1级电镀通孔或内部导体之间距离的25% 印刷电路板或组件。 b、对于2类或3类印刷品，电镀通孔或内部导体之间是否有起泡或分层迹象 挠性PCB以外的电路板或组件。 注：粉刺与起泡和/或分层不同。澄清见IPC-T-50和IPC-A-610。 c、当织物暴露区域减少了非导电图案之间的间隙，使其小于最小电性 间隙。 d、当光晕或边缘分层使边缘间隙减少超过规定值的50%，或超过2.5 mm[0.0984 in]， IPC/EIA J-STD-001D 2004年2月第四次工作草案 20 如果没有指定。

正在翻译中..

其它语言

本翻译工具支持: 世界语, 丹麦语, 乌克兰语, 乌兹别克语, 乌尔都语, 亚美尼亚语, 伊博语, 俄语, 保加利亚语, 信德语, 修纳语, 僧伽罗语, 克林贡语, 克罗地亚语, 冰岛语, 加利西亚语, 加泰罗尼亚语, 匈牙利语, 南非祖鲁语, 南非科萨语, 卡纳达语, 卢旺达语, 卢森堡语, 印地语, 印尼巽他语, 印尼爪哇语, 印尼语, 古吉拉特语, 吉尔吉斯语, 哈萨克语, 土库曼语, 土耳其语, 塔吉克语, 塞尔维亚语, 塞索托语, 夏威夷语, 奥利亚语, 威尔士语, 孟加拉语, 宿务语, 尼泊尔语, 巴斯克语, 布尔语(南非荷兰语), 希伯来语, 希腊语, 库尔德语, 弗里西语, 德语, 意大利语, 意第绪语, 拉丁语, 拉脱维亚语, 挪威语, 捷克语, 斯洛伐克语, 斯洛文尼亚语, 斯瓦希里语, 旁遮普语, 日语, 普什图语, 格鲁吉亚语, 毛利语, 法语, 波兰语, 波斯尼亚语, 波斯语, 泰卢固语, 泰米尔语, 泰语, 海地克里奥尔语, 爱尔兰语, 爱沙尼亚语, 瑞典语, 白俄罗斯语, 科西嘉语, 立陶宛语, 简体中文, 索马里语, 繁体中文, 约鲁巴语, 维吾尔语, 缅甸语, 罗马尼亚语, 老挝语, 自动识别, 芬兰语, 苏格兰盖尔语, 苗语, 英语, 荷兰语, 菲律宾语, 萨摩亚语, 葡萄牙语, 蒙古语, 西班牙语, 豪萨语, 越南语, 阿塞拜疆语, 阿姆哈拉语, 阿尔巴尼亚语, 阿拉伯语, 鞑靼语, 韩语, 马其顿语, 马尔加什语, 马拉地语, 马拉雅拉姆语, 马来语, 马耳他语, 高棉语, 齐切瓦语, 等语言的翻译.