P0 port: The P0 port is a bi-directional 8-bit open I / O port. Each p的简体中文翻译

P0 port: The P0 port is a bi-direct

P0 port: The P0 port is a bi-directional 8-bit open I / O port. Each pin can absorb 8TTL gate flow. When the pin on port P1 is written for the first time, it is defined as a high impedance input. P0 can be used for external storage of program dataand can be defined as the eighth data / address bit. During FIASH programming, the P0 port is used as the original code input port. When FIASH doesa check, P0 outputs the original code. At this point, P0 must be pulled to high externally.P1 port: The P1 port is a bi-directional 8-bit I / O port with an internal pull-up resistor. The P1 port buffer can receive and output 4TTL gate current. After pin 1 is written to port P1, it is drawn up internally and can be used as an input. When port P1If the external drive is low, the power is output due to the internal pull-up. Port P1 is received as the eighth address during FLASH programming and verification.P2 port: The P2 port is a bidirectional 8-bit I / O port with an internal pull-up resistor. The P2 port buffer can receive and output 4 TTL gate currents. If the P2 port is written with "1", its pins are pulled internally and pulled up as a resistorInput. And as an input, the P2 port pins are pulled outwards, whereby the current is output. This is due to internal pull-ups. If the P2 port for external program memory or 16-bit external data memory addressduring access, high output port P2 eight address. Given address "1", which uses the internal tensile advantage, feeds the P2 special function portthe contents of the register when eight of the external data memories read and write addresses. The P2 port receives the eight best address signals and control signals during FLASH programming and verification.P3 port: P3 port pins are 8 bidirectional I / O ports with internal pull-up resistors that can receive and output 4 TTL gate currents. When the P1 port writes "1", they are internally moved to a high level and used as an input. Becausethe external pulldown is low, the P3 port outputs the current (ILL) as input. This is due to pullup.The P3 connector can also be used as a special function switch on the AT89C51.
0/5000
源语言: -
目标语言: -
结果 (简体中文) 1: [复制]
复制成功!
P0端口:P0端口是双向8位开放I / O端口。每个引脚可以吸收8TTL栅极流。第一次写入端口P1上的引脚时,它被定义为高阻抗输入。P0可用于程序数据的外部存储,<br>并可定义为第八个数据/地址位。在FIASH编程期间,P0端口用作原始代码输入端口。当FIASH <br>进行检查时,P0输出原始代码。此时,必须从外部将P0拉高。<br>P1端口:P1端口是带有内部上拉电阻的双向8位I / O端口。P1端口缓冲器可以接收和输出4TTL栅极电流。将引脚1写入端口P1后,它在内部被拉起并可用作输入。当端口P1<br>如果外部驱动器为低电平,则由于内部上拉而输出功率。在FLASH编程和验证期间,将端口P1接收为第八个地址。<br>P2端口:P2端口是带有内部上拉电阻的双向8位I / O端口。P2端口缓冲器可以接收和输出4个TTL门电流。如果P2端口写为“ 1”,则其引脚在内部上拉并作为电阻<br>输入上拉。并且作为输入,P2端口引脚被向外拉,从而输出电流。这是由于内部上拉引起的。如果P2端口用于外部程序存储器或16位外部数据存储器访问<br>期间的地址,则高输出端口P2的八个地址。给定地址“ 1”,利用内部拉伸优势,将其馈送到P2特殊功能端口<br>当八个外部数据存储器读取和写入地址时,寄存器的内容。P2端口在FLASH编程和验证期间接收八个最佳地址信号和控制信号。<br>P3端口:P3端口引脚是8个双向I / O端口,带有内部上拉电阻,可以接收和输出4个TTL栅极电流。当P1端口写“ 1”时,它们在内部移至高电平并用作输入。由于<br>外部下拉电阻较低,因此P3端口将电流(ILL)输出为输入。这是由于上拉引起的。<br>P3连接器还可以用作AT89C51上的特殊功能开关。
正在翻译中..
结果 (简体中文) 2:[复制]
复制成功!
P0 端口:P0 端口是双向 8 位打开 I / O 端口。每个引脚可以吸收 8TTL 栅极流量。首次写入端口 P1 上的引脚时,它被定义为高阻抗输入。P0 可用于程序数据的外部存储<br>并可以定义为第八个数据/地址位。在 FIASH 编程期间,P0 端口用作原始代码输入端口。当FIASH做<br>检查,P0 输出原始代码。此时,P0 必须拉到外部高。<br>P1 端口:P1 端口是具有内部上拉电阻的双向 8 位 I/ O 端口。P1 端口缓冲区可以接收和输出 4TTL 栅极电流。将引脚 1 写入端口 P1 后,它将在内部绘制,可用作输入。当端口 P1 时<br>如果外部驱动器低,则由于内部上拉,功率将输出。在 FLASH 编程和验证期间,端口 P1 作为第八个地址接收。<br>P2 端口:P2 端口是具有内部上拉电阻的双向 8 位 I/ O 端口。P2 端口缓冲区可以接收和输出 4 个 TTL 门电流。如果 P2 端口使用"1"写入,则其引脚在内部拔起,并作为电阻器拉起<br>输入。作为输入,P2 端口引脚被向外拉,电流是输出。这是由于内部上拉。如果用于外部程序内存的 P2 端口或 16 位外部数据内存地址<br>在接入期间,高输出端口 P2 8 地址。给定的地址"1"使用内部拉伸优势,为 P2 特殊功能端口提供源<br>当八个外部数据存储器读取和写入地址时,寄存器的内容。在 FLASH 编程和验证期间,P2 端口接收八个最佳地址信号和控制信号。<br>P3 端口:P3 端口引脚是 8 个双向 I/ O 端口,具有内部上拉电阻器,可接收和输出 4 TTL 栅极电流。当 P1 端口写入"1}"时,它们在内部移动到较高级别并用作输入。因为<br>外部下拉低,P3 端口输出电流 (ILL) 作为输入。这是由于拉起。<br>P3 连接器还可用作 AT89C51 上的特殊功能开关。
正在翻译中..
结果 (简体中文) 3:[复制]
复制成功!
P0端口:P0端口是一个双向8位开放I/O端口。每个管脚可吸收8TTL的闸门流量。当第一次写入端口P1上的管脚时,它被定义为高阻抗输入。P0可用于程序数据的外部存储<br>可以定义为第八个数据/地址位。在FIASH编程中,使用P0端口作为原始代码输入端口。当FIASH做的时候<br>一个检查,P0输出原始代码。此时,必须从外部将P0拉高。<br>P1端口:P1端口是一个带内部上拉电阻器的双向8位I/O端口。P1端口缓冲器可以接收和输出4TTL门电流。在将引脚1写入端口P1后,它在内部绘制,并可用作输入。当端口P1<br>如果外部驱动器低,则由于内部上拉而输出功率。在闪存编程和验证期间,端口P1作为第八个地址接收。<br>P2端口:P2端口是带内部上拉电阻器的双向8位I/O端口。P2端口缓冲器可以接收和输出4个TTL门电流。如果P2端口写的是“1”,那么它的引脚会被内拉,并作为一个电阻向上拉<br>输入。作为输入,P2端口引脚向外拉,从而输出电流。这是因为内拉。如果外部程序存储器的P2端口或16位外部数据存储器地址<br>在访问期间,高输出端口P2 8地址。给定地址“1”,利用内部张力优势,为P2特殊功能端口供电<br>当八个外部数据存储器读写地址时寄存器的内容。在FLASH编程和验证期间,P2端口接收8个最佳地址信号和控制信号。<br>P3端口:P3端口引脚是8个双向I/O端口,带有内部上拉电阻器,可接收和输出4个TTL门极电流。当P1端口写入“1”时,它们会在内部移动到高级别并用作输入。因为<br>外部下拉低,P3端口输出电流(ILL)作为输入。这是因为拉起。<br>P3接头也可用作AT89C51上的特殊功能开关。<br>
正在翻译中..
 
其它语言
本翻译工具支持: 世界语, 丹麦语, 乌克兰语, 乌兹别克语, 乌尔都语, 亚美尼亚语, 伊博语, 俄语, 保加利亚语, 信德语, 修纳语, 僧伽罗语, 克林贡语, 克罗地亚语, 冰岛语, 加利西亚语, 加泰罗尼亚语, 匈牙利语, 南非祖鲁语, 南非科萨语, 卡纳达语, 卢旺达语, 卢森堡语, 印地语, 印尼巽他语, 印尼爪哇语, 印尼语, 古吉拉特语, 吉尔吉斯语, 哈萨克语, 土库曼语, 土耳其语, 塔吉克语, 塞尔维亚语, 塞索托语, 夏威夷语, 奥利亚语, 威尔士语, 孟加拉语, 宿务语, 尼泊尔语, 巴斯克语, 布尔语(南非荷兰语), 希伯来语, 希腊语, 库尔德语, 弗里西语, 德语, 意大利语, 意第绪语, 拉丁语, 拉脱维亚语, 挪威语, 捷克语, 斯洛伐克语, 斯洛文尼亚语, 斯瓦希里语, 旁遮普语, 日语, 普什图语, 格鲁吉亚语, 毛利语, 法语, 波兰语, 波斯尼亚语, 波斯语, 泰卢固语, 泰米尔语, 泰语, 海地克里奥尔语, 爱尔兰语, 爱沙尼亚语, 瑞典语, 白俄罗斯语, 科西嘉语, 立陶宛语, 简体中文, 索马里语, 繁体中文, 约鲁巴语, 维吾尔语, 缅甸语, 罗马尼亚语, 老挝语, 自动识别, 芬兰语, 苏格兰盖尔语, 苗语, 英语, 荷兰语, 菲律宾语, 萨摩亚语, 葡萄牙语, 蒙古语, 西班牙语, 豪萨语, 越南语, 阿塞拜疆语, 阿姆哈拉语, 阿尔巴尼亚语, 阿拉伯语, 鞑靼语, 韩语, 马其顿语, 马尔加什语, 马拉地语, 马拉雅拉姆语, 马来语, 马耳他语, 高棉语, 齐切瓦语, 等语言的翻译.

Copyright ©2024 I Love Translation. All reserved.

E-mail: