按照可编程片上系统(SOPC)的思想，在系统中嵌入一个Nios II软

按照可编程片上系统(SOPC)的思想，在系统中嵌入一个Nios II软核，利用Altera中的CyloneII系列EP2C35器件，通过Quartus II开发工具，完成了FPGA所需的硬件系统设计及其软件开发。硬件设计符合基于VHDL硬件描述语言的EDA开发流程。它是根据硬件系统要实现的功能合理地使用各种IP，并为各个实例定义地址范围、输出端口和时钟。经过仿真、综合及布线后形成硬件配置文件。软件设计类似于传统的嵌入式软件设计，它是在硬件设计的基础上根据处理器所支持的指令集及在集成开发环境Nios II IDE下编写的程序代码，然后对代码进行编译与调试。最终使程序在硬件上或者在指令仿真状态下运行。在FPGA内部，以软核CPU Nios II为控制核心，用VHDL语言分别对输出波形控制、分频控制和三角波、正弦波、方波发生的各个模块进行子程序编程，并把每一个模块转换成图形文件，然后在原理图编辑框中调用这些图形模块，并连接电路。还通过按键控制模块来实现对频率和波形的变换，数码管模块来进行频率和电压幅值的显示。实现了系统的高度集成。FPGA硬件系统作为数字系统产生数字量，外围电路加上高速数模转换器DAC0832和模数转换器ADC0804，分别将数据波形转换为模拟波形和将输出的电压转换成数值，以便于电压显示。

按照可编程片上系统(SOPC)的思想，在系统中嵌入一个Nios II软核，利用Altera中的CyloneII系列EP2C35器件，通过Quartus II开发工具，完成了FPGA所需的硬件系统设计及其软件开发。 硬件设计符合基于VHDL硬件描述语言的EDA开发流程。 它是根据硬件系统要实现的功能合理地使用各种IP，并为各个实例定义地址范围、输出端口和时钟。 经过仿真、综合及布线后形成硬件配置文件。 软件设计类似于传统的嵌入式软件设计，它是在硬件设计的基础上根据处理器所支持的指令集及在集成开发环境Nios II IDE下编写的程序代码，然后对代码进行编译与调试。 最终使程序在硬件上或者在指令仿真状态下运行。 在FPGA内部，以软核CPU Nios II为控制核心，用VHDL语言分别对输出波形控制、分频控制和三角波、正弦波、方波发生的各个模块进行子程序编程，并把每一个模块转换成图形文件，然后在原理图编辑框中调用这些图形模块，并连接电路。 还通过按键控制模块来实现对频率和波形的变换，数码管模块来进行频率和电压幅值的显示。 实现了系统的高度集成。 FPGA硬件系统作为数字系统产生数字量，外围电路加上高速数模转换器DAC0832和模数转换器ADC0804，分别将数据波形转换为模拟波形和将输出的电压转换成数值，以便于电压显示。

按照可编程片上系统(SOPC)的思想，在系统中嵌入一个Nios II软核，利用Altera中的CyloneII系列EP2C35器件，通过Quartus II开发工具，完成了FPGA所需的硬件系统设计及其软件开发。硬件设计符合基于VHDL硬件描述语言的EDA开发流程。它是根据硬件系统要实现的功能合理地使用各种IP，并为各个实例定义地址范围、输出端口和时钟。经过仿真、综合及布线后形成硬件配置文件。软件设计类似于传统的嵌入式软件设计，它是在硬件设计的基础上根据处理器所支持的指令集及在集成开发环境Nios II IDE下编写的程序代码，然后对代码进行编译与调试。最终使程序在硬件上或者在指令仿真状态下运行。在FPGA内部，以软核CPU Nios II为控制核心，用VHDL语言分别对输出波形控制、分频控制和三角波、正弦波、方波发生的各个模块进行子程序编程，并把每一个模块转换成图形文件，然后在原理图编辑框中调用这些图形模块，并连接电路。还通过按键控制模块来实现对频率和波形的变换，数码管模块来进行频率和电压幅值的显示。实现了系统的高度集成。FPGA硬件系统作为数字系统产生数字量，外围电路加上高速数模转换器DAC0832和模数转换器ADC0804，分别将数据波形转换为模拟波形和将输出的电压转换成数值，以便于电压显示。