Scheme I: clock counting methodThe signal generator involves the adjus的简体中文翻译

Scheme I: clock counting methodThe

Scheme I: clock counting methodThe signal generator involves the adjustment of the frequency, amplitude, duty cycle, phase and other parameters of the signal. In this way, different parameters of the signal can be formed by counting the system clock. After the sampling point of each signal is determined, the data is stored, and the system clock is counted. When the count value arrives, the data of the corresponding waveform is read, the waveform data is refreshed, and the count value is cleared. Such continuous cycle counting and refreshing will form the required signal.Scheme 2: DDSThe principle of direct digital frequency synthesis (DDS) is the technology of frequency synthesis based on the concept of "phase". DDS frequency synthesizer consists of five parts. These five parts are digital to analog converter, frequency register, waveform ROM, phase accumulator and filter. At the time of design, the system clock is fixed. The frequency word in the frequency register determines the output frequency. The resolution of the signal is determined by the word length of the phase accumulator [1].Scheme demonstration:In the case of the same clock frequency, the accuracy of the signal generated by the clock counting method is low and the frequency range is small, while the direct digital frequency synthesis technology has no requirements for the clock frequency, and the generated signal has a wide range, high accuracy, flexible control, high frequency resolution, many output frequency points, and continuous phase during frequency switching. Direct digital frequency synthesis DDS technology is selected according to the needs.
0/5000
源语言: -
目标语言: -
结果 (简体中文) 1: [复制]
复制成功!
方案I:时钟计数方法<br><br>的信号发生器涉及频率,振幅,占空比,相位和信号的其它参数的调整。以这种方式,信号的不同参数可以通过计数系统时钟来形成。每个信号的采样点被确定后,数据被存储,而系统时钟进行计数。当计数值到达时,相应的波形数据被读取时,波形数据被刷新,并且计数值被清除。这样的连续循环计数和清凉将形成所要求的信号。<br><br>方案2:DDS<br><br>直接数字频率合成器(DDS)的原理是频率合成的基于“相位”这一概念的技术。DDS频率合成器由五个部分。这五个部分是数字到模拟转换器,频率寄存器,波形ROM,相位累加器和过滤器。在设计时,系统时钟是固定的。在频率寄存器中的频率字决定的输出频率。信号的分辨率由相位累加器[1]的字长决定的。<br><br>方案论证:<br><br>在相同的时钟频率的情况下,由时钟计数方法所产生的信号的精度低,并且频率范​​围是小的,而直接数字频率合成技术具有用于将时钟频率没有要求,并将所生成的信号具有范围宽,精度高,灵活的控制,频率分辨率高,许多输出频率点,频率切换期间连续相。直接数字频率合成DDS技术根据需要进行选择。
正在翻译中..
结果 (简体中文) 2:[复制]
复制成功!
方案一:时钟计数方法<br><br>信号发生器涉及信号的频率、振幅、占空比、相位等参数的调整。通过这种方式,可以通过计算系统时钟来形成信号的不同参数。确定每个信号的采样点后,存储数据,并计算系统时钟。当计数值到达时,将读取相应波形的数据,刷新波形数据,清除计数值。这种连续的循环计数和刷新将形成所需的信号。<br><br>方案2:DDS<br><br>直接数字频率合成(DDS)的原理是基于"相"概念的频率合成技术。DDS频率合成器由五部分组成。这五个部分是数字到模拟转换器、频率寄存器、波形ROM、相位蓄能器和滤波器。在设计时,系统时钟是固定的。频率寄存器中的频率字确定输出频率。信号的分辨率由相位蓄能器 [1] 的字长决定。<br><br>方案演示:<br><br>在相同的时钟频率的情况下,时钟计数方法生成的信号精度低,频率范围小,而直接数字频率合成技术对时钟频率没有要求,生成信号具有广范围、高精度、灵活的控制、高频分辨率、多个输出频率点和频率切换过程中的连续相位。根据需求选择直接数字频率合成DDS技术。
正在翻译中..
结果 (简体中文) 3:[复制]
复制成功!
方案一:时钟计数法<br>信号发生器涉及信号的频率、幅度、占空比、相位等参数的调节。这样,通过对系统时钟进行计数,可以形成信号的不同参数。在确定每个信号的采样点后,存储数据,并对系统时钟进行计数。当计数值到达时,读取相应波形的数据,刷新波形数据,并清除计数值。这种连续的循环计数和刷新将形成所需的信号。<br>方案2:DDS<br>直接数字频率合成(DDS)的原理是基于“相位”概念的频率合成技术。DDS频率合成器由五部分组成。这五个部分是数模转换器、频率寄存器、波形ROM、相位累加器和滤波器。在设计时,系统时钟是固定的。频率寄存器中的频率字决定输出频率。信号的分辨率由相位累加器的字长确定[1]。<br>方案论证:<br>在时钟频率相同的情况下,时钟计数法产生的信号精度低,频率范围小,而直接数字频率合成技术对时钟频率没有要求,产生的信号范围宽,精度高,控制灵活,频率分辨率高,输出频率点多,频率切换时相位连续。根据需要选择直接数字频率合成DDS技术。
正在翻译中..
 
其它语言
本翻译工具支持: 世界语, 丹麦语, 乌克兰语, 乌兹别克语, 乌尔都语, 亚美尼亚语, 伊博语, 俄语, 保加利亚语, 信德语, 修纳语, 僧伽罗语, 克林贡语, 克罗地亚语, 冰岛语, 加利西亚语, 加泰罗尼亚语, 匈牙利语, 南非祖鲁语, 南非科萨语, 卡纳达语, 卢旺达语, 卢森堡语, 印地语, 印尼巽他语, 印尼爪哇语, 印尼语, 古吉拉特语, 吉尔吉斯语, 哈萨克语, 土库曼语, 土耳其语, 塔吉克语, 塞尔维亚语, 塞索托语, 夏威夷语, 奥利亚语, 威尔士语, 孟加拉语, 宿务语, 尼泊尔语, 巴斯克语, 布尔语(南非荷兰语), 希伯来语, 希腊语, 库尔德语, 弗里西语, 德语, 意大利语, 意第绪语, 拉丁语, 拉脱维亚语, 挪威语, 捷克语, 斯洛伐克语, 斯洛文尼亚语, 斯瓦希里语, 旁遮普语, 日语, 普什图语, 格鲁吉亚语, 毛利语, 法语, 波兰语, 波斯尼亚语, 波斯语, 泰卢固语, 泰米尔语, 泰语, 海地克里奥尔语, 爱尔兰语, 爱沙尼亚语, 瑞典语, 白俄罗斯语, 科西嘉语, 立陶宛语, 简体中文, 索马里语, 繁体中文, 约鲁巴语, 维吾尔语, 缅甸语, 罗马尼亚语, 老挝语, 自动识别, 芬兰语, 苏格兰盖尔语, 苗语, 英语, 荷兰语, 菲律宾语, 萨摩亚语, 葡萄牙语, 蒙古语, 西班牙语, 豪萨语, 越南语, 阿塞拜疆语, 阿姆哈拉语, 阿尔巴尼亚语, 阿拉伯语, 鞑靼语, 韩语, 马其顿语, 马尔加什语, 马拉地语, 马拉雅拉姆语, 马来语, 马耳他语, 高棉语, 齐切瓦语, 等语言的翻译.

Copyright ©2024 I Love Translation. All reserved.

E-mail: