10 Power Supply RecommendationsTher

10 Power Supply RecommendationsThere is no restriction on the power-up sequence. In case the VDDOUT is applied first, TI recommends groundingVDD. In case the VDDOUT is powered while VDD is floating, there is a risk of high current flowing on the VDDOUT.The device has a power-up control that is connected to the 1.8-V supply. This will keep the whole devicedisabled until the 1.8-V supply reaches a sufficient voltage level. Then the device switches on all internalcomponents, including the outputs. If there is a 3.3-V VDDOUT available before the 1.8-V, the outputs staydisabled until the 1.8-V supply reaches a certain level.11 Layout11.1 Layout GuidelinesWhen the CDCE913 is used as a crystal buffer, any parasitics across the crystal affects the pulling range of theVCXO. Therefore, take care placing the crystal units on the board. Crystals must be placed as close to thedevice as possible, ensuring that the routing lines from the crystal terminals to XIN and XOUT have the samelength.If possible, cut out both ground plane and power plane under the area where the crystal and the routing to thedevice are placed. In this area, always avoid routing any other signal line, as it could be a source of noisecoupling.Additional discrete capacitors can be required to meet the load capacitance specification of certain crystal. Forexample, a 10.7-pF load capacitor is not fully programmable on the chip, because the internal capacitor canrange from 0 pF to 20 pF with steps of 1 pF. The 0.7-pF capacitor therefore can be discretely added on top of aninternal 10-pF capacitor.To minimize the inductive influence of the trace, TI recommends placing this small capacitor as close to thedevice as possible and symmetrically with respect to XIN and XOUT.Figure 24 shows a conceptual layout detailing recommended placement of power supply bypass capacitors. Forcomponent side mounting, use 0402 body size capacitors to facilitate signal routing. Keep the connectionsbetween the bypass capacitors and the power supply on the device as short as possible. Ground the other sideof the capacitor using a low-impedance connection to the ground plane.

0/5000

源语言: -

目标语言: -

结果 (简体中文) 1: [复制]

复制成功！

10项电源建议 有对上电顺序没有限制。万一VDDOUT首先施加，TI建议接地 VDD。万一VDDOUT的供电，而VDD是浮动的，有在VDDOUT流动大电流的风险。 该装置具有连接到1.8 V电源上电控制。这将使整个设备 禁用，直到1.8 V电源达到足够的电压水平。然后，设备接通所有内部 部件，包括输出。如果有一个3.3-V VDDOUT 1.8-V之前可用时，输出保持 直到1.8 V电源达到一定水平禁用。 11个布局 11.1布局准则 当CDCE913用作晶体缓冲器，跨越晶体的任何寄生影响的牵引范围 VCXO。因此，照顾放置晶体单元在电路板上。晶体必须尽可能地靠近于 装置成为可能，从而确保从所述晶体端子到XIN和XOUT路由线具有相同 的长度。 如果可能的话，切出两个地平面和电源平面，其中晶体和路由到该区域下 设备被放置。在这个区域中，总是避免路由的任何其他信号线，因为它可能是噪声源 的耦合。 额外的分立电容器可以需要满足某些晶体的负载电容规范。对于 例如，10.7 pF的负载电容是在芯片上并不完全可编程的，因为内部电容可以 范围从0 pF的至20pF与1pF的步骤。0.7 pF的电容因此可被离散地附加上的顶端 内部10 pF电容。 为了最小化迹线的电感的影响，TI建议将这个小电容尽可能靠近 设备尽可能和对称于XIN和XOUT。 图24示出了概念上的布局细节的电源旁路电容器的推荐位置。对于 部件侧安装，使用0402的车身尺寸的电容器，以促进信号路由。保持连接 的旁路电容，并尽可能短的装置上的电源之间。地上的其它方 的使用低阻抗连接到所述接地平面的电容。

正在翻译中..

结果 (简体中文) 2:[复制]

复制成功！

10 电源建议 上电顺序没有限制。如果首先应用 VDDOUT，TI 建议接地 VDD. 如果 VDDOUT 在 VDD 浮动时通电，则 VDDOUT 上存在高电流流动的风险。 该器件具有连接到 1.8 V 电源的上电控制。这将保留整个设备 禁用，直到 1.8-V 电源达到足够的电压电平。然后，设备打开所有内部 组件，包括输出。如果在 1.8-V 之前有 3.3 V VDDOUT 可用，则输出将保持 禁用，直到 1.8-V 电源达到一定水平。 11 布局 11.1 布局指南 当 CDCE913 用作晶体缓冲液时，晶体上的任何寄生都会影响 VCXO.因此，小心将晶体单元放在电路板上。晶体必须放置在接近 设备，确保从晶体端子到 XIN 和 XOUT 的路由线路具有相同的 长度。 如果可能，在晶体和路由到 设备。在此区域中，始终避免路由任何其他信号线，因为它可能是噪声源 耦合。 需要额外的分立电容器来满足某些晶体的负载电容规格。对于 例如，10.7-pF 负载电容器在芯片上不能完全编程，因为内部电容器可以 范围为 0 pF 到 20 pF，步长为 1 pF。因此，0.7-pF 电容器可以分立地添加到 内部 10 pF 电容器。 为了尽量减少微量的电感影响，TI 建议将此小型电容器放置在接近 设备，对称的XIN和XOUT。 图 24 显示了一个概念布局，详细说明了电源旁路电容器的建议位置。对于 元件侧安装，使用 0402 体尺寸电容器，以方便信号路由。保持连接 旁路电容器和设备上的电源之间尽可能短。接地另一侧 使用低阻抗连接到接地层的电容器。

正在翻译中..

结果 (简体中文) 3:[复制]

复制成功！

10电源建议 对通电顺序没有限制如果先使用VDDOUT，TI建议接地 视频显示器。如果VDDOUT在VDD浮动时通电，则VDDOUT上有高电流流动的风险。 设备有一个连接到1.8 V电源的上电控制这将保留整个设备 在1.8 V电源达到足够的电压水平之前禁用然后设备打开所有内部 组件，包括输出如果在1.8-V之前有3.3-V的VDOUT可用，则输出保持不变 在1.8伏电源达到一定水平之前禁用。 11布局 11.1布局指南 当CDCE913用作晶体缓冲液时，晶体上的任何寄生菌都会影响 VCXO公司因此，请注意将晶体单元放在板上晶体必须放置在 设备，确保从crystal终端到XIN和XOUT的布线线路相同 长度。 如果可能的话，在晶体和布线到 设备已放置在该区域，请始终避免布线任何其他信号线，因为它可能是噪声源 耦合。 需要额外的分立电容器以满足特定晶体的负载电容规格为了 例如，10.7-pF负载电容器不能在芯片上完全编程，因为内部电容器可以 范围从0 pF到20 pF，步长为1 pF因此，0.7-pF电容器可以离散地添加到 内部10 pF电容器。 为了尽量减少痕迹的感应影响，TI建议将这个小电容器放在 设备应尽可能对称于XIN和XOUT。 图24显示了一个概念布局，详细说明了电源旁路电容器的建议位置为了 元件侧装，采用0402体尺寸电容器，方便信号路由保持联系 在旁路电容器和设备上的电源之间尽可能短把另一边接地 使用低阻抗连接到地平面的电容器。

正在翻译中..

其它语言

本翻译工具支持: 世界语, 丹麦语, 乌克兰语, 乌兹别克语, 乌尔都语, 亚美尼亚语, 伊博语, 俄语, 保加利亚语, 信德语, 修纳语, 僧伽罗语, 克林贡语, 克罗地亚语, 冰岛语, 加利西亚语, 加泰罗尼亚语, 匈牙利语, 南非祖鲁语, 南非科萨语, 卡纳达语, 卢旺达语, 卢森堡语, 印地语, 印尼巽他语, 印尼爪哇语, 印尼语, 古吉拉特语, 吉尔吉斯语, 哈萨克语, 土库曼语, 土耳其语, 塔吉克语, 塞尔维亚语, 塞索托语, 夏威夷语, 奥利亚语, 威尔士语, 孟加拉语, 宿务语, 尼泊尔语, 巴斯克语, 布尔语(南非荷兰语), 希伯来语, 希腊语, 库尔德语, 弗里西语, 德语, 意大利语, 意第绪语, 拉丁语, 拉脱维亚语, 挪威语, 捷克语, 斯洛伐克语, 斯洛文尼亚语, 斯瓦希里语, 旁遮普语, 日语, 普什图语, 格鲁吉亚语, 毛利语, 法语, 波兰语, 波斯尼亚语, 波斯语, 泰卢固语, 泰米尔语, 泰语, 海地克里奥尔语, 爱尔兰语, 爱沙尼亚语, 瑞典语, 白俄罗斯语, 科西嘉语, 立陶宛语, 简体中文, 索马里语, 繁体中文, 约鲁巴语, 维吾尔语, 缅甸语, 罗马尼亚语, 老挝语, 自动识别, 芬兰语, 苏格兰盖尔语, 苗语, 英语, 荷兰语, 菲律宾语, 萨摩亚语, 葡萄牙语, 蒙古语, 西班牙语, 豪萨语, 越南语, 阿塞拜疆语, 阿姆哈拉语, 阿尔巴尼亚语, 阿拉伯语, 鞑靼语, 韩语, 马其顿语, 马尔加什语, 马拉地语, 马拉雅拉姆语, 马来语, 马耳他语, 高棉语, 齐切瓦语, 等语言的翻译.